KROHNE ALTOSONIC V12 FR - Manuel (Page 127)

CONFIGURATION DU PROTOCOLE MODBUS
10
127
ALTOSONIC V12
www.krohne.com 09/2013 - 4002643901 - MA ALTOSONIC V12 R02 fr
L'exposant simple précision de virgule flottante binaire est codé en utilisant une représentation
binaire décalée, avec le décalage du zéro en 127 ; également connu sous le nom d'exposant
décalé dans la norme IEEE 754.
Exemple
Le nombre à virgule flottante 4,125977 donnera la représentation IEEE 754 suivante :
Exemple IEEE
Un signe positif
Un exposant décalé de 129 (81 en hexadécimal) est un exposant 2.
Mantisse = 4 + 1/8 + 1/1024. Noter que le premier bit n'est pas mémorisé !
Les entiers à virgule flottante peuvent être transmis de deux façons différentes. L'ordre de
transmission dans les deux modes est de :
10.6.4 Virgule flottante double précision (64 bits), séquence de transmission
Les nombres à virgule flottante double précision sont stockés dans des registres de 64 bits,
représentés en utilisant l'encodage IEEE 754. Selon l'IEEE 754-2008, le format 64 bits en base 2
est officiellement appelé binaire 64. Il avait été appelé double précision dans l'IEEE 754-1985.
La norme IEEE 754 spécifie un nombre binaire 64 comme se composant des éléments suivants :
• Bit de signe : 1 bit
• Étendue de l'exposant : 11 bits
• Précision de la partie significative (aussi appelée mantisse) : 53 bits (52 explicitement
mémorisés)
Signe + Exposant
(décalé) Exposant + Mantisse 3
(élevé) Mantisse 2 Mantisse 1 (faible)
SEEE EEEE E MMM MMMM MMMM MMMM MMMM MMMM
Signe Exposant Mantisse
0 1000 0001 (1) 000 0100 0000
1000 0000 0000
IEEE 754 (1)
40
h
(2)
84
h
(3)
08
h
(4)
00
h
Mode
mesure
(1)
40
h
(2)
84
h
(3)
08
h
(4)
00
h
Mode
inversé
(3)
08
h
(4)
00
h
(1)
40
h
(2)
84
h